| Olivier Deprez | f4ef2d0 | 2021-04-20 13:36:24 +0200 | [diff] [blame] | 1 | /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\ |
| 2 | |* *| |
| 3 | |* Intrinsic Function Source Fragment *| |
| 4 | |* *| |
| 5 | |* Automatically generated file, do not edit! *| |
| 6 | |* *| |
| 7 | \*===----------------------------------------------------------------------===*/ |
| 8 | |
| 9 | #ifndef LLVM_IR_INTRINSIC_RISCV_ENUMS_H |
| 10 | #define LLVM_IR_INTRINSIC_RISCV_ENUMS_H |
| 11 | |
| 12 | namespace llvm { |
| 13 | namespace Intrinsic { |
| 14 | enum RISCVIntrinsics : unsigned { |
| 15 | // Enum values for intrinsics |
| 16 | riscv_masked_atomicrmw_add_i32 = 6621, // llvm.riscv.masked.atomicrmw.add.i32 |
| 17 | riscv_masked_atomicrmw_add_i64, // llvm.riscv.masked.atomicrmw.add.i64 |
| 18 | riscv_masked_atomicrmw_max_i32, // llvm.riscv.masked.atomicrmw.max.i32 |
| 19 | riscv_masked_atomicrmw_max_i64, // llvm.riscv.masked.atomicrmw.max.i64 |
| 20 | riscv_masked_atomicrmw_min_i32, // llvm.riscv.masked.atomicrmw.min.i32 |
| 21 | riscv_masked_atomicrmw_min_i64, // llvm.riscv.masked.atomicrmw.min.i64 |
| 22 | riscv_masked_atomicrmw_nand_i32, // llvm.riscv.masked.atomicrmw.nand.i32 |
| 23 | riscv_masked_atomicrmw_nand_i64, // llvm.riscv.masked.atomicrmw.nand.i64 |
| 24 | riscv_masked_atomicrmw_sub_i32, // llvm.riscv.masked.atomicrmw.sub.i32 |
| 25 | riscv_masked_atomicrmw_sub_i64, // llvm.riscv.masked.atomicrmw.sub.i64 |
| 26 | riscv_masked_atomicrmw_umax_i32, // llvm.riscv.masked.atomicrmw.umax.i32 |
| 27 | riscv_masked_atomicrmw_umax_i64, // llvm.riscv.masked.atomicrmw.umax.i64 |
| 28 | riscv_masked_atomicrmw_umin_i32, // llvm.riscv.masked.atomicrmw.umin.i32 |
| 29 | riscv_masked_atomicrmw_umin_i64, // llvm.riscv.masked.atomicrmw.umin.i64 |
| 30 | riscv_masked_atomicrmw_xchg_i32, // llvm.riscv.masked.atomicrmw.xchg.i32 |
| 31 | riscv_masked_atomicrmw_xchg_i64, // llvm.riscv.masked.atomicrmw.xchg.i64 |
| 32 | riscv_masked_cmpxchg_i32, // llvm.riscv.masked.cmpxchg.i32 |
| 33 | riscv_masked_cmpxchg_i64, // llvm.riscv.masked.cmpxchg.i64 |
| 34 | riscv_vaadd, // llvm.riscv.vaadd |
| 35 | riscv_vaadd_mask, // llvm.riscv.vaadd.mask |
| 36 | riscv_vaaddu, // llvm.riscv.vaaddu |
| 37 | riscv_vaaddu_mask, // llvm.riscv.vaaddu.mask |
| 38 | riscv_vadc, // llvm.riscv.vadc |
| 39 | riscv_vadd, // llvm.riscv.vadd |
| 40 | riscv_vadd_mask, // llvm.riscv.vadd.mask |
| 41 | riscv_vand, // llvm.riscv.vand |
| 42 | riscv_vand_mask, // llvm.riscv.vand.mask |
| 43 | riscv_vasub, // llvm.riscv.vasub |
| 44 | riscv_vasub_mask, // llvm.riscv.vasub.mask |
| 45 | riscv_vasubu, // llvm.riscv.vasubu |
| 46 | riscv_vasubu_mask, // llvm.riscv.vasubu.mask |
| 47 | riscv_vcompress, // llvm.riscv.vcompress |
| 48 | riscv_vdiv, // llvm.riscv.vdiv |
| 49 | riscv_vdiv_mask, // llvm.riscv.vdiv.mask |
| 50 | riscv_vdivu, // llvm.riscv.vdivu |
| 51 | riscv_vdivu_mask, // llvm.riscv.vdivu.mask |
| 52 | riscv_vfadd, // llvm.riscv.vfadd |
| 53 | riscv_vfadd_mask, // llvm.riscv.vfadd.mask |
| 54 | riscv_vfclass, // llvm.riscv.vfclass |
| 55 | riscv_vfclass_mask, // llvm.riscv.vfclass.mask |
| 56 | riscv_vfcvt_f_x_v, // llvm.riscv.vfcvt.f.x.v |
| 57 | riscv_vfcvt_f_x_v_mask, // llvm.riscv.vfcvt.f.x.v.mask |
| 58 | riscv_vfcvt_f_xu_v, // llvm.riscv.vfcvt.f.xu.v |
| 59 | riscv_vfcvt_f_xu_v_mask, // llvm.riscv.vfcvt.f.xu.v.mask |
| 60 | riscv_vfcvt_rtz_x_f_v, // llvm.riscv.vfcvt.rtz.x.f.v |
| 61 | riscv_vfcvt_rtz_x_f_v_mask, // llvm.riscv.vfcvt.rtz.x.f.v.mask |
| 62 | riscv_vfcvt_rtz_xu_f_v, // llvm.riscv.vfcvt.rtz.xu.f.v |
| 63 | riscv_vfcvt_rtz_xu_f_v_mask, // llvm.riscv.vfcvt.rtz.xu.f.v.mask |
| 64 | riscv_vfcvt_x_f_v, // llvm.riscv.vfcvt.x.f.v |
| 65 | riscv_vfcvt_x_f_v_mask, // llvm.riscv.vfcvt.x.f.v.mask |
| 66 | riscv_vfcvt_xu_f_v, // llvm.riscv.vfcvt.xu.f.v |
| 67 | riscv_vfcvt_xu_f_v_mask, // llvm.riscv.vfcvt.xu.f.v.mask |
| 68 | riscv_vfdiv, // llvm.riscv.vfdiv |
| 69 | riscv_vfdiv_mask, // llvm.riscv.vfdiv.mask |
| 70 | riscv_vfirst, // llvm.riscv.vfirst |
| 71 | riscv_vfirst_mask, // llvm.riscv.vfirst.mask |
| 72 | riscv_vfmacc, // llvm.riscv.vfmacc |
| 73 | riscv_vfmacc_mask, // llvm.riscv.vfmacc.mask |
| 74 | riscv_vfmadd, // llvm.riscv.vfmadd |
| 75 | riscv_vfmadd_mask, // llvm.riscv.vfmadd.mask |
| 76 | riscv_vfmax, // llvm.riscv.vfmax |
| 77 | riscv_vfmax_mask, // llvm.riscv.vfmax.mask |
| 78 | riscv_vfmerge, // llvm.riscv.vfmerge |
| 79 | riscv_vfmin, // llvm.riscv.vfmin |
| 80 | riscv_vfmin_mask, // llvm.riscv.vfmin.mask |
| 81 | riscv_vfmsac, // llvm.riscv.vfmsac |
| 82 | riscv_vfmsac_mask, // llvm.riscv.vfmsac.mask |
| 83 | riscv_vfmsub, // llvm.riscv.vfmsub |
| 84 | riscv_vfmsub_mask, // llvm.riscv.vfmsub.mask |
| 85 | riscv_vfmul, // llvm.riscv.vfmul |
| 86 | riscv_vfmul_mask, // llvm.riscv.vfmul.mask |
| 87 | riscv_vfmv_f_s, // llvm.riscv.vfmv.f.s |
| 88 | riscv_vfmv_s_f, // llvm.riscv.vfmv.s.f |
| 89 | riscv_vfmv_v_f, // llvm.riscv.vfmv.v.f |
| 90 | riscv_vfncvt_f_f_w, // llvm.riscv.vfncvt.f.f.w |
| 91 | riscv_vfncvt_f_f_w_mask, // llvm.riscv.vfncvt.f.f.w.mask |
| 92 | riscv_vfncvt_f_x_w, // llvm.riscv.vfncvt.f.x.w |
| 93 | riscv_vfncvt_f_x_w_mask, // llvm.riscv.vfncvt.f.x.w.mask |
| 94 | riscv_vfncvt_f_xu_w, // llvm.riscv.vfncvt.f.xu.w |
| 95 | riscv_vfncvt_f_xu_w_mask, // llvm.riscv.vfncvt.f.xu.w.mask |
| 96 | riscv_vfncvt_rod_f_f_w, // llvm.riscv.vfncvt.rod.f.f.w |
| 97 | riscv_vfncvt_rod_f_f_w_mask, // llvm.riscv.vfncvt.rod.f.f.w.mask |
| 98 | riscv_vfncvt_rtz_x_f_w, // llvm.riscv.vfncvt.rtz.x.f.w |
| 99 | riscv_vfncvt_rtz_x_f_w_mask, // llvm.riscv.vfncvt.rtz.x.f.w.mask |
| 100 | riscv_vfncvt_rtz_xu_f_w, // llvm.riscv.vfncvt.rtz.xu.f.w |
| 101 | riscv_vfncvt_rtz_xu_f_w_mask, // llvm.riscv.vfncvt.rtz.xu.f.w.mask |
| 102 | riscv_vfncvt_x_f_w, // llvm.riscv.vfncvt.x.f.w |
| 103 | riscv_vfncvt_x_f_w_mask, // llvm.riscv.vfncvt.x.f.w.mask |
| 104 | riscv_vfncvt_xu_f_w, // llvm.riscv.vfncvt.xu.f.w |
| 105 | riscv_vfncvt_xu_f_w_mask, // llvm.riscv.vfncvt.xu.f.w.mask |
| 106 | riscv_vfnmacc, // llvm.riscv.vfnmacc |
| 107 | riscv_vfnmacc_mask, // llvm.riscv.vfnmacc.mask |
| 108 | riscv_vfnmadd, // llvm.riscv.vfnmadd |
| 109 | riscv_vfnmadd_mask, // llvm.riscv.vfnmadd.mask |
| 110 | riscv_vfnmsac, // llvm.riscv.vfnmsac |
| 111 | riscv_vfnmsac_mask, // llvm.riscv.vfnmsac.mask |
| 112 | riscv_vfnmsub, // llvm.riscv.vfnmsub |
| 113 | riscv_vfnmsub_mask, // llvm.riscv.vfnmsub.mask |
| 114 | riscv_vfrdiv, // llvm.riscv.vfrdiv |
| 115 | riscv_vfrdiv_mask, // llvm.riscv.vfrdiv.mask |
| 116 | riscv_vfredmax, // llvm.riscv.vfredmax |
| 117 | riscv_vfredmax_mask, // llvm.riscv.vfredmax.mask |
| 118 | riscv_vfredmin, // llvm.riscv.vfredmin |
| 119 | riscv_vfredmin_mask, // llvm.riscv.vfredmin.mask |
| 120 | riscv_vfredosum, // llvm.riscv.vfredosum |
| 121 | riscv_vfredosum_mask, // llvm.riscv.vfredosum.mask |
| 122 | riscv_vfredsum, // llvm.riscv.vfredsum |
| 123 | riscv_vfredsum_mask, // llvm.riscv.vfredsum.mask |
| 124 | riscv_vfrsub, // llvm.riscv.vfrsub |
| 125 | riscv_vfrsub_mask, // llvm.riscv.vfrsub.mask |
| 126 | riscv_vfsgnj, // llvm.riscv.vfsgnj |
| 127 | riscv_vfsgnj_mask, // llvm.riscv.vfsgnj.mask |
| 128 | riscv_vfsgnjn, // llvm.riscv.vfsgnjn |
| 129 | riscv_vfsgnjn_mask, // llvm.riscv.vfsgnjn.mask |
| 130 | riscv_vfsgnjx, // llvm.riscv.vfsgnjx |
| 131 | riscv_vfsgnjx_mask, // llvm.riscv.vfsgnjx.mask |
| 132 | riscv_vfslide1down, // llvm.riscv.vfslide1down |
| 133 | riscv_vfslide1down_mask, // llvm.riscv.vfslide1down.mask |
| 134 | riscv_vfslide1up, // llvm.riscv.vfslide1up |
| 135 | riscv_vfslide1up_mask, // llvm.riscv.vfslide1up.mask |
| 136 | riscv_vfsqrt, // llvm.riscv.vfsqrt |
| 137 | riscv_vfsqrt_mask, // llvm.riscv.vfsqrt.mask |
| 138 | riscv_vfsub, // llvm.riscv.vfsub |
| 139 | riscv_vfsub_mask, // llvm.riscv.vfsub.mask |
| 140 | riscv_vfwadd, // llvm.riscv.vfwadd |
| 141 | riscv_vfwadd_mask, // llvm.riscv.vfwadd.mask |
| 142 | riscv_vfwadd_w, // llvm.riscv.vfwadd.w |
| 143 | riscv_vfwadd_w_mask, // llvm.riscv.vfwadd.w.mask |
| 144 | riscv_vfwcvt_f_f_v, // llvm.riscv.vfwcvt.f.f.v |
| 145 | riscv_vfwcvt_f_f_v_mask, // llvm.riscv.vfwcvt.f.f.v.mask |
| 146 | riscv_vfwcvt_f_x_v, // llvm.riscv.vfwcvt.f.x.v |
| 147 | riscv_vfwcvt_f_x_v_mask, // llvm.riscv.vfwcvt.f.x.v.mask |
| 148 | riscv_vfwcvt_f_xu_v, // llvm.riscv.vfwcvt.f.xu.v |
| 149 | riscv_vfwcvt_f_xu_v_mask, // llvm.riscv.vfwcvt.f.xu.v.mask |
| 150 | riscv_vfwcvt_rtz_x_f_v, // llvm.riscv.vfwcvt.rtz.x.f.v |
| 151 | riscv_vfwcvt_rtz_x_f_v_mask, // llvm.riscv.vfwcvt.rtz.x.f.v.mask |
| 152 | riscv_vfwcvt_rtz_xu_f_v, // llvm.riscv.vfwcvt.rtz.xu.f.v |
| 153 | riscv_vfwcvt_rtz_xu_f_v_mask, // llvm.riscv.vfwcvt.rtz.xu.f.v.mask |
| 154 | riscv_vfwcvt_x_f_v, // llvm.riscv.vfwcvt.x.f.v |
| 155 | riscv_vfwcvt_x_f_v_mask, // llvm.riscv.vfwcvt.x.f.v.mask |
| 156 | riscv_vfwcvt_xu_f_v, // llvm.riscv.vfwcvt.xu.f.v |
| 157 | riscv_vfwcvt_xu_f_v_mask, // llvm.riscv.vfwcvt.xu.f.v.mask |
| 158 | riscv_vfwmacc, // llvm.riscv.vfwmacc |
| 159 | riscv_vfwmacc_mask, // llvm.riscv.vfwmacc.mask |
| 160 | riscv_vfwmsac, // llvm.riscv.vfwmsac |
| 161 | riscv_vfwmsac_mask, // llvm.riscv.vfwmsac.mask |
| 162 | riscv_vfwmul, // llvm.riscv.vfwmul |
| 163 | riscv_vfwmul_mask, // llvm.riscv.vfwmul.mask |
| 164 | riscv_vfwnmacc, // llvm.riscv.vfwnmacc |
| 165 | riscv_vfwnmacc_mask, // llvm.riscv.vfwnmacc.mask |
| 166 | riscv_vfwnmsac, // llvm.riscv.vfwnmsac |
| 167 | riscv_vfwnmsac_mask, // llvm.riscv.vfwnmsac.mask |
| 168 | riscv_vfwredosum, // llvm.riscv.vfwredosum |
| 169 | riscv_vfwredosum_mask, // llvm.riscv.vfwredosum.mask |
| 170 | riscv_vfwredsum, // llvm.riscv.vfwredsum |
| 171 | riscv_vfwredsum_mask, // llvm.riscv.vfwredsum.mask |
| 172 | riscv_vfwsub, // llvm.riscv.vfwsub |
| 173 | riscv_vfwsub_mask, // llvm.riscv.vfwsub.mask |
| 174 | riscv_vfwsub_w, // llvm.riscv.vfwsub.w |
| 175 | riscv_vfwsub_w_mask, // llvm.riscv.vfwsub.w.mask |
| 176 | riscv_vid, // llvm.riscv.vid |
| 177 | riscv_vid_mask, // llvm.riscv.vid.mask |
| 178 | riscv_viota, // llvm.riscv.viota |
| 179 | riscv_viota_mask, // llvm.riscv.viota.mask |
| 180 | riscv_vle, // llvm.riscv.vle |
| 181 | riscv_vle_mask, // llvm.riscv.vle.mask |
| 182 | riscv_vleff, // llvm.riscv.vleff |
| 183 | riscv_vleff_mask, // llvm.riscv.vleff.mask |
| 184 | riscv_vlse, // llvm.riscv.vlse |
| 185 | riscv_vlse_mask, // llvm.riscv.vlse.mask |
| 186 | riscv_vlxe, // llvm.riscv.vlxe |
| 187 | riscv_vlxe_mask, // llvm.riscv.vlxe.mask |
| 188 | riscv_vmacc, // llvm.riscv.vmacc |
| 189 | riscv_vmacc_mask, // llvm.riscv.vmacc.mask |
| 190 | riscv_vmadc, // llvm.riscv.vmadc |
| 191 | riscv_vmadc_carry_in, // llvm.riscv.vmadc.carry.in |
| 192 | riscv_vmadd, // llvm.riscv.vmadd |
| 193 | riscv_vmadd_mask, // llvm.riscv.vmadd.mask |
| 194 | riscv_vmand, // llvm.riscv.vmand |
| 195 | riscv_vmandnot, // llvm.riscv.vmandnot |
| 196 | riscv_vmax, // llvm.riscv.vmax |
| 197 | riscv_vmax_mask, // llvm.riscv.vmax.mask |
| 198 | riscv_vmaxu, // llvm.riscv.vmaxu |
| 199 | riscv_vmaxu_mask, // llvm.riscv.vmaxu.mask |
| 200 | riscv_vmclr, // llvm.riscv.vmclr |
| 201 | riscv_vmerge, // llvm.riscv.vmerge |
| 202 | riscv_vmfeq, // llvm.riscv.vmfeq |
| 203 | riscv_vmfeq_mask, // llvm.riscv.vmfeq.mask |
| 204 | riscv_vmfge, // llvm.riscv.vmfge |
| 205 | riscv_vmfge_mask, // llvm.riscv.vmfge.mask |
| 206 | riscv_vmfgt, // llvm.riscv.vmfgt |
| 207 | riscv_vmfgt_mask, // llvm.riscv.vmfgt.mask |
| 208 | riscv_vmfle, // llvm.riscv.vmfle |
| 209 | riscv_vmfle_mask, // llvm.riscv.vmfle.mask |
| 210 | riscv_vmflt, // llvm.riscv.vmflt |
| 211 | riscv_vmflt_mask, // llvm.riscv.vmflt.mask |
| 212 | riscv_vmfne, // llvm.riscv.vmfne |
| 213 | riscv_vmfne_mask, // llvm.riscv.vmfne.mask |
| 214 | riscv_vmin, // llvm.riscv.vmin |
| 215 | riscv_vmin_mask, // llvm.riscv.vmin.mask |
| 216 | riscv_vminu, // llvm.riscv.vminu |
| 217 | riscv_vminu_mask, // llvm.riscv.vminu.mask |
| 218 | riscv_vmnand, // llvm.riscv.vmnand |
| 219 | riscv_vmnor, // llvm.riscv.vmnor |
| 220 | riscv_vmor, // llvm.riscv.vmor |
| 221 | riscv_vmornot, // llvm.riscv.vmornot |
| 222 | riscv_vmsbc, // llvm.riscv.vmsbc |
| 223 | riscv_vmsbc_borrow_in, // llvm.riscv.vmsbc.borrow.in |
| 224 | riscv_vmsbf, // llvm.riscv.vmsbf |
| 225 | riscv_vmsbf_mask, // llvm.riscv.vmsbf.mask |
| 226 | riscv_vmseq, // llvm.riscv.vmseq |
| 227 | riscv_vmseq_mask, // llvm.riscv.vmseq.mask |
| 228 | riscv_vmset, // llvm.riscv.vmset |
| 229 | riscv_vmsgt, // llvm.riscv.vmsgt |
| 230 | riscv_vmsgt_mask, // llvm.riscv.vmsgt.mask |
| 231 | riscv_vmsgtu, // llvm.riscv.vmsgtu |
| 232 | riscv_vmsgtu_mask, // llvm.riscv.vmsgtu.mask |
| 233 | riscv_vmsif, // llvm.riscv.vmsif |
| 234 | riscv_vmsif_mask, // llvm.riscv.vmsif.mask |
| 235 | riscv_vmsle, // llvm.riscv.vmsle |
| 236 | riscv_vmsle_mask, // llvm.riscv.vmsle.mask |
| 237 | riscv_vmsleu, // llvm.riscv.vmsleu |
| 238 | riscv_vmsleu_mask, // llvm.riscv.vmsleu.mask |
| 239 | riscv_vmslt, // llvm.riscv.vmslt |
| 240 | riscv_vmslt_mask, // llvm.riscv.vmslt.mask |
| 241 | riscv_vmsltu, // llvm.riscv.vmsltu |
| 242 | riscv_vmsltu_mask, // llvm.riscv.vmsltu.mask |
| 243 | riscv_vmsne, // llvm.riscv.vmsne |
| 244 | riscv_vmsne_mask, // llvm.riscv.vmsne.mask |
| 245 | riscv_vmsof, // llvm.riscv.vmsof |
| 246 | riscv_vmsof_mask, // llvm.riscv.vmsof.mask |
| 247 | riscv_vmul, // llvm.riscv.vmul |
| 248 | riscv_vmul_mask, // llvm.riscv.vmul.mask |
| 249 | riscv_vmulh, // llvm.riscv.vmulh |
| 250 | riscv_vmulh_mask, // llvm.riscv.vmulh.mask |
| 251 | riscv_vmulhsu, // llvm.riscv.vmulhsu |
| 252 | riscv_vmulhsu_mask, // llvm.riscv.vmulhsu.mask |
| 253 | riscv_vmulhu, // llvm.riscv.vmulhu |
| 254 | riscv_vmulhu_mask, // llvm.riscv.vmulhu.mask |
| 255 | riscv_vmv_s_x, // llvm.riscv.vmv.s.x |
| 256 | riscv_vmv_v_v, // llvm.riscv.vmv.v.v |
| 257 | riscv_vmv_v_x, // llvm.riscv.vmv.v.x |
| 258 | riscv_vmv_x_s, // llvm.riscv.vmv.x.s |
| 259 | riscv_vmxnor, // llvm.riscv.vmxnor |
| 260 | riscv_vmxor, // llvm.riscv.vmxor |
| 261 | riscv_vnclip, // llvm.riscv.vnclip |
| 262 | riscv_vnclip_mask, // llvm.riscv.vnclip.mask |
| 263 | riscv_vnclipu, // llvm.riscv.vnclipu |
| 264 | riscv_vnclipu_mask, // llvm.riscv.vnclipu.mask |
| 265 | riscv_vnmsac, // llvm.riscv.vnmsac |
| 266 | riscv_vnmsac_mask, // llvm.riscv.vnmsac.mask |
| 267 | riscv_vnmsub, // llvm.riscv.vnmsub |
| 268 | riscv_vnmsub_mask, // llvm.riscv.vnmsub.mask |
| 269 | riscv_vnsra, // llvm.riscv.vnsra |
| 270 | riscv_vnsra_mask, // llvm.riscv.vnsra.mask |
| 271 | riscv_vnsrl, // llvm.riscv.vnsrl |
| 272 | riscv_vnsrl_mask, // llvm.riscv.vnsrl.mask |
| 273 | riscv_vor, // llvm.riscv.vor |
| 274 | riscv_vor_mask, // llvm.riscv.vor.mask |
| 275 | riscv_vpopc, // llvm.riscv.vpopc |
| 276 | riscv_vpopc_mask, // llvm.riscv.vpopc.mask |
| 277 | riscv_vredand, // llvm.riscv.vredand |
| 278 | riscv_vredand_mask, // llvm.riscv.vredand.mask |
| 279 | riscv_vredmax, // llvm.riscv.vredmax |
| 280 | riscv_vredmax_mask, // llvm.riscv.vredmax.mask |
| 281 | riscv_vredmaxu, // llvm.riscv.vredmaxu |
| 282 | riscv_vredmaxu_mask, // llvm.riscv.vredmaxu.mask |
| 283 | riscv_vredmin, // llvm.riscv.vredmin |
| 284 | riscv_vredmin_mask, // llvm.riscv.vredmin.mask |
| 285 | riscv_vredminu, // llvm.riscv.vredminu |
| 286 | riscv_vredminu_mask, // llvm.riscv.vredminu.mask |
| 287 | riscv_vredor, // llvm.riscv.vredor |
| 288 | riscv_vredor_mask, // llvm.riscv.vredor.mask |
| 289 | riscv_vredsum, // llvm.riscv.vredsum |
| 290 | riscv_vredsum_mask, // llvm.riscv.vredsum.mask |
| 291 | riscv_vredxor, // llvm.riscv.vredxor |
| 292 | riscv_vredxor_mask, // llvm.riscv.vredxor.mask |
| 293 | riscv_vrem, // llvm.riscv.vrem |
| 294 | riscv_vrem_mask, // llvm.riscv.vrem.mask |
| 295 | riscv_vremu, // llvm.riscv.vremu |
| 296 | riscv_vremu_mask, // llvm.riscv.vremu.mask |
| 297 | riscv_vrgather, // llvm.riscv.vrgather |
| 298 | riscv_vrgather_mask, // llvm.riscv.vrgather.mask |
| 299 | riscv_vrsub, // llvm.riscv.vrsub |
| 300 | riscv_vrsub_mask, // llvm.riscv.vrsub.mask |
| 301 | riscv_vsadd, // llvm.riscv.vsadd |
| 302 | riscv_vsadd_mask, // llvm.riscv.vsadd.mask |
| 303 | riscv_vsaddu, // llvm.riscv.vsaddu |
| 304 | riscv_vsaddu_mask, // llvm.riscv.vsaddu.mask |
| 305 | riscv_vsbc, // llvm.riscv.vsbc |
| 306 | riscv_vse, // llvm.riscv.vse |
| 307 | riscv_vse_mask, // llvm.riscv.vse.mask |
| 308 | riscv_vsetvli, // llvm.riscv.vsetvli |
| 309 | riscv_vsetvlimax, // llvm.riscv.vsetvlimax |
| 310 | riscv_vsext, // llvm.riscv.vsext |
| 311 | riscv_vsext_mask, // llvm.riscv.vsext.mask |
| 312 | riscv_vslide1down, // llvm.riscv.vslide1down |
| 313 | riscv_vslide1down_mask, // llvm.riscv.vslide1down.mask |
| 314 | riscv_vslide1up, // llvm.riscv.vslide1up |
| 315 | riscv_vslide1up_mask, // llvm.riscv.vslide1up.mask |
| 316 | riscv_vslidedown, // llvm.riscv.vslidedown |
| 317 | riscv_vslidedown_mask, // llvm.riscv.vslidedown.mask |
| 318 | riscv_vslideup, // llvm.riscv.vslideup |
| 319 | riscv_vslideup_mask, // llvm.riscv.vslideup.mask |
| 320 | riscv_vsll, // llvm.riscv.vsll |
| 321 | riscv_vsll_mask, // llvm.riscv.vsll.mask |
| 322 | riscv_vsmul, // llvm.riscv.vsmul |
| 323 | riscv_vsmul_mask, // llvm.riscv.vsmul.mask |
| 324 | riscv_vsra, // llvm.riscv.vsra |
| 325 | riscv_vsra_mask, // llvm.riscv.vsra.mask |
| 326 | riscv_vsrl, // llvm.riscv.vsrl |
| 327 | riscv_vsrl_mask, // llvm.riscv.vsrl.mask |
| 328 | riscv_vsse, // llvm.riscv.vsse |
| 329 | riscv_vsse_mask, // llvm.riscv.vsse.mask |
| 330 | riscv_vssra, // llvm.riscv.vssra |
| 331 | riscv_vssra_mask, // llvm.riscv.vssra.mask |
| 332 | riscv_vssrl, // llvm.riscv.vssrl |
| 333 | riscv_vssrl_mask, // llvm.riscv.vssrl.mask |
| 334 | riscv_vssub, // llvm.riscv.vssub |
| 335 | riscv_vssub_mask, // llvm.riscv.vssub.mask |
| 336 | riscv_vssubu, // llvm.riscv.vssubu |
| 337 | riscv_vssubu_mask, // llvm.riscv.vssubu.mask |
| 338 | riscv_vsub, // llvm.riscv.vsub |
| 339 | riscv_vsub_mask, // llvm.riscv.vsub.mask |
| 340 | riscv_vsuxe, // llvm.riscv.vsuxe |
| 341 | riscv_vsuxe_mask, // llvm.riscv.vsuxe.mask |
| 342 | riscv_vsxe, // llvm.riscv.vsxe |
| 343 | riscv_vsxe_mask, // llvm.riscv.vsxe.mask |
| 344 | riscv_vwadd, // llvm.riscv.vwadd |
| 345 | riscv_vwadd_mask, // llvm.riscv.vwadd.mask |
| 346 | riscv_vwadd_w, // llvm.riscv.vwadd.w |
| 347 | riscv_vwadd_w_mask, // llvm.riscv.vwadd.w.mask |
| 348 | riscv_vwaddu, // llvm.riscv.vwaddu |
| 349 | riscv_vwaddu_mask, // llvm.riscv.vwaddu.mask |
| 350 | riscv_vwaddu_w, // llvm.riscv.vwaddu.w |
| 351 | riscv_vwaddu_w_mask, // llvm.riscv.vwaddu.w.mask |
| 352 | riscv_vwmacc, // llvm.riscv.vwmacc |
| 353 | riscv_vwmacc_mask, // llvm.riscv.vwmacc.mask |
| 354 | riscv_vwmaccsu, // llvm.riscv.vwmaccsu |
| 355 | riscv_vwmaccsu_mask, // llvm.riscv.vwmaccsu.mask |
| 356 | riscv_vwmaccu, // llvm.riscv.vwmaccu |
| 357 | riscv_vwmaccu_mask, // llvm.riscv.vwmaccu.mask |
| 358 | riscv_vwmaccus, // llvm.riscv.vwmaccus |
| 359 | riscv_vwmaccus_mask, // llvm.riscv.vwmaccus.mask |
| 360 | riscv_vwmul, // llvm.riscv.vwmul |
| 361 | riscv_vwmul_mask, // llvm.riscv.vwmul.mask |
| 362 | riscv_vwmulsu, // llvm.riscv.vwmulsu |
| 363 | riscv_vwmulsu_mask, // llvm.riscv.vwmulsu.mask |
| 364 | riscv_vwmulu, // llvm.riscv.vwmulu |
| 365 | riscv_vwmulu_mask, // llvm.riscv.vwmulu.mask |
| 366 | riscv_vwredsum, // llvm.riscv.vwredsum |
| 367 | riscv_vwredsum_mask, // llvm.riscv.vwredsum.mask |
| 368 | riscv_vwredsumu, // llvm.riscv.vwredsumu |
| 369 | riscv_vwredsumu_mask, // llvm.riscv.vwredsumu.mask |
| 370 | riscv_vwsub, // llvm.riscv.vwsub |
| 371 | riscv_vwsub_mask, // llvm.riscv.vwsub.mask |
| 372 | riscv_vwsub_w, // llvm.riscv.vwsub.w |
| 373 | riscv_vwsub_w_mask, // llvm.riscv.vwsub.w.mask |
| 374 | riscv_vwsubu, // llvm.riscv.vwsubu |
| 375 | riscv_vwsubu_mask, // llvm.riscv.vwsubu.mask |
| 376 | riscv_vwsubu_w, // llvm.riscv.vwsubu.w |
| 377 | riscv_vwsubu_w_mask, // llvm.riscv.vwsubu.w.mask |
| 378 | riscv_vxor, // llvm.riscv.vxor |
| 379 | riscv_vxor_mask, // llvm.riscv.vxor.mask |
| 380 | riscv_vzext, // llvm.riscv.vzext |
| 381 | riscv_vzext_mask, // llvm.riscv.vzext.mask |
| 382 | }; // enum |
| 383 | } // namespace Intrinsic |
| 384 | } // namespace llvm |
| 385 | |
| 386 | #endif |