aboutsummaryrefslogtreecommitdiff
path: root/plat/mediatek/mt8183/drivers/gpio/mtgpio.c
blob: 61aaeefbc591243ef6e434d3b81ede195709465d (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
/*
 * Copyright (c) 2019, MediaTek Inc. All rights reserved.
 *
 * SPDX-License-Identifier: BSD-3-Clause
 */

#include <assert.h>
#include <common/debug.h>
#include <drivers/delay_timer.h>
#include <gpio/mtgpio.h>
#include <gpio/mtgpio_cfg.h>
#include <drivers/gpio.h>
#include <mcucfg.h>
#include <lib/mmio.h>
#include <platform_def.h>
#include <spm.h>
#include <stdbool.h>

/******************************************************************************
 *Macro Definition
 ******************************************************************************/
#define GPIO_MODE_BITS		4
#define MAX_GPIO_MODE_PER_REG	8
#define MAX_GPIO_REG_BITS	32
#define DIR_BASE		(GPIO_BASE + 0x000)
#define DOUT_BASE		(GPIO_BASE + 0x100)
#define DIN_BASE		(GPIO_BASE + 0x200)
#define MODE_BASE		(GPIO_BASE + 0x300)
#define SET			0x4
#define CLR			0x8
#define PULLEN_ADDR_OFFSET	0x060
#define PULLSEL_ADDR_OFFSET	0x080

void mt_set_gpio_dir_chip(uint32_t pin, int dir)
{
	uint32_t pos, bit;

	assert(pin < MAX_GPIO_PIN);
	assert(dir < GPIO_DIR_MAX);

	pos = pin / MAX_GPIO_REG_BITS;
	bit = pin % MAX_GPIO_REG_BITS;

	if (dir == GPIO_DIR_IN)
		mmio_write_32(DIR_BASE + 0x10 * pos + CLR, 1U << bit);
	else
		mmio_write_32(DIR_BASE + 0x10 * pos + SET, 1U << bit);
}

int mt_get_gpio_dir_chip(uint32_t pin)
{
	uint32_t pos, bit;
	uint32_t reg;

	assert(pin < MAX_GPIO_PIN);

	pos = pin / MAX_GPIO_REG_BITS;
	bit = pin % MAX_GPIO_REG_BITS;

	reg = mmio_read_32(DIR_BASE + 0x10 * pos);
	return (((reg & (1U << bit)) != 0) ? GPIO_DIR_OUT : GPIO_DIR_IN);
}

void mt_set_gpio_out_chip(uint32_t pin, int output)
{
	uint32_t pos, bit;

	assert(pin < MAX_GPIO_PIN);
	assert(output < GPIO_OUT_MAX);

	pos = pin / MAX_GPIO_REG_BITS;
	bit = pin % MAX_GPIO_REG_BITS;

	if (output == GPIO_OUT_ZERO)
		mmio_write_32(DOUT_BASE + 0x10 * pos + CLR, 1U << bit);
	else
		mmio_write_32(DOUT_BASE + 0x10 * pos + SET, 1U << bit);
}

int mt_get_gpio_out_chip(uint32_t pin)
{
	uint32_t pos, bit;
	uint32_t reg;

	assert(pin < MAX_GPIO_PIN);

	pos = pin / MAX_GPIO_REG_BITS;
	bit = pin % MAX_GPIO_REG_BITS;

	reg = mmio_read_32(DOUT_BASE + 0x10 * pos);
	return (((reg & (1U << bit)) != 0) ? 1 : 0);
}

int mt_get_gpio_in_chip(uint32_t pin)
{
	uint32_t pos, bit;
	uint32_t reg;

	assert(pin < MAX_GPIO_PIN);

	pos = pin / MAX_GPIO_REG_BITS;
	bit = pin % MAX_GPIO_REG_BITS;

	reg = mmio_read_32(DIN_BASE + 0x10 * pos);
	return (((reg & (1U << bit)) != 0) ? 1 : 0);
}

void mt_set_gpio_mode_chip(uint32_t pin, int mode)
{
	uint32_t pos, bit;
	uint32_t data;
	uint32_t mask;

	assert(pin < MAX_GPIO_PIN);
	assert(mode < GPIO_MODE_MAX);

	mask = (1U << GPIO_MODE_BITS) - 1;

	mode = mode & mask;
	pos = pin / MAX_GPIO_MODE_PER_REG;
	bit = (pin % MAX_GPIO_MODE_PER_REG) * GPIO_MODE_BITS;

	data = mmio_read_32(MODE_BASE + 0x10 * pos);
	data &= (~(mask << bit));
	data |= (mode << bit);
	mmio_write_32(MODE_BASE + 0x10 * pos, data);
}

int mt_get_gpio_mode_chip(uint32_t pin)
{
	uint32_t pos, bit;
	uint32_t data;
	uint32_t mask;

	assert(pin < MAX_GPIO_PIN);

	mask = (1U << GPIO_MODE_BITS) - 1;

	pos = pin / MAX_GPIO_MODE_PER_REG;
	bit = (pin % MAX_GPIO_MODE_PER_REG) * GPIO_MODE_BITS;

	data = mmio_read_32(MODE_BASE + 0x10 * pos);
	return (data >> bit) & mask;
}

int32_t gpio_get_pull_iocfg(uint32_t pin)
{
	switch (pin) {
	case 0 ... 10:
		return IOCFG_5_BASE;
	case 11 ... 12:
		return IOCFG_0_BASE;
	case 13 ... 28:
		return IOCFG_1_BASE;
	case 43 ... 49:
		return IOCFG_2_BASE;
	case 50 ... 60:
		return IOCFG_3_BASE;
	case 61 ... 88:
		return IOCFG_4_BASE;
	case 89 ... 90:
		return IOCFG_5_BASE;
	case 95 ... 106:
		return IOCFG_5_BASE;
	case 107 ... 121:
		return IOCFG_6_BASE;
	case 134 ... 160:
		return IOCFG_0_BASE;
	case 161 ... 166:
		return IOCFG_1_BASE;
	case 167 ... 176:
		return IOCFG_3_BASE;
	case 177 ... 179:
		return IOCFG_5_BASE;
	default:
		return -1;
	}
}

int32_t gpio_get_pupd_iocfg(uint32_t pin)
{
	const int32_t offset = 0x0c0;

	switch (pin) {
	case 29 ... 34:
		return IOCFG_1_BASE + offset;
	case 35 ... 42:
		return IOCFG_2_BASE + offset;
	case 91 ... 94:
		return IOCFG_5_BASE + offset;
	case 122 ... 133:
		return IOCFG_7_BASE + offset;
	default:
		return -1;
	}
}

int gpio_get_pupd_offset(uint32_t pin)
{
	switch (pin) {
	case 29 ... 34:
		return (pin - 29) * 4 % 32;
	case 35 ... 42:
		return (pin - 35) * 4 % 32;
	case 91 ... 94:
		return (pin - 91) * 4 % 32;
	case 122 ... 129:
		return (pin - 122) * 4 % 32;
	case 130 ... 133:
		return (pin - 130) * 4 % 32;
	default:
		return -1;
	}
}

void mt_set_gpio_pull_enable_chip(uint32_t pin, int en)
{
	int pullen_addr = gpio_get_pull_iocfg(pin) + PULLEN_ADDR_OFFSET;
	int pupd_addr = gpio_get_pupd_iocfg(pin);
	int pupd_offset = gpio_get_pupd_offset(pin);

	assert(pin < MAX_GPIO_PIN);

	assert(!((PULL_offset[pin].offset == (int8_t)-1) &&
		(pupd_offset == (int8_t)-1)));

	if (en == GPIO_PULL_DISABLE) {
		if (PULL_offset[pin].offset == (int8_t)-1)
			mmio_clrbits_32(pupd_addr, 3U << pupd_offset);
		else
			mmio_clrbits_32(pullen_addr,
					1U << PULL_offset[pin].offset);
	} else if (en == GPIO_PULL_ENABLE) {
		if (PULL_offset[pin].offset == (int8_t)-1) {
			/* For PUPD+R0+R1 Type, mt_set_gpio_pull_enable
			 * does not know
			 * which one between PU and PD shall be enabled.
			 * Use R0 to guarantee at one resistor is set when lk
			 * apply default setting
			 */
			mmio_setbits_32(pupd_addr, 1U << pupd_offset);
			mmio_clrbits_32(pupd_addr, 1U << (pupd_offset + 1));
		} else {
			/* For PULLEN + PULLSEL Type */
			mmio_setbits_32(pullen_addr,
					1U << PULL_offset[pin].offset);
		}
	} else if (en == GPIO_PULL_ENABLE_R0) {
		assert(!(pupd_offset == (int8_t)-1));
		mmio_setbits_32(pupd_addr, 1U << pupd_offset);
		mmio_clrbits_32(pupd_addr, 1U << (pupd_offset + 1));
	} else if (en == GPIO_PULL_ENABLE_R1) {
		assert(!(pupd_offset == (int8_t)-1));

		mmio_clrbits_32(pupd_addr, 1U << pupd_offset);
		mmio_setbits_32(pupd_addr, 1U << (pupd_offset + 1));
	} else if (en == GPIO_PULL_ENABLE_R0R1) {
		assert(!(pupd_offset == (int8_t)-1));
		mmio_setbits_32(pupd_addr, 3U << pupd_offset);
	}
}

int mt_get_gpio_pull_enable_chip(uint32_t pin)
{
	uint32_t reg;

	int pullen_addr = gpio_get_pull_iocfg(pin) + PULLEN_ADDR_OFFSET;
	int pupd_addr = gpio_get_pupd_iocfg(pin);
	int pupd_offset = gpio_get_pupd_offset(pin);

	assert(pin < MAX_GPIO_PIN);

	assert(!((PULL_offset[pin].offset == (int8_t)-1) &&
		(pupd_offset == (int8_t)-1)));

	if (PULL_offset[pin].offset == (int8_t)-1) {
		reg = mmio_read_32(pupd_addr);
		return ((reg & (3U << pupd_offset)) ? 1 : 0);
	} else if (pupd_offset == (int8_t)-1) {
		reg = mmio_read_32(pullen_addr);
		return ((reg & (1U << PULL_offset[pin].offset)) ? 1 : 0);
	}

	return -ERINVAL;
}

void mt_set_gpio_pull_select_chip(uint32_t pin, int sel)
{
	int pullsel_addr = gpio_get_pull_iocfg(pin) + PULLSEL_ADDR_OFFSET;
	int pupd_addr = gpio_get_pupd_iocfg(pin);
	int pupd_offset = gpio_get_pupd_offset(pin);

	assert(pin < MAX_GPIO_PIN);

	assert(!((PULL_offset[pin].offset == (int8_t) -1) &&
		(pupd_offset == (int8_t)-1)));

	if (sel == GPIO_PULL_NONE) {
		/*  Regard No PULL as PULL disable + pull down */
		mt_set_gpio_pull_enable_chip(pin, GPIO_PULL_DISABLE);
		if (PULL_offset[pin].offset == (int8_t)-1)
			mmio_setbits_32(pupd_addr, 1U << (pupd_offset + 2));
		else
			mmio_clrbits_32(pullsel_addr,
					1U << PULL_offset[pin].offset);
	} else if (sel == GPIO_PULL_UP) {
		mt_set_gpio_pull_enable_chip(pin, GPIO_PULL_ENABLE);
		if (PULL_offset[pin].offset == (int8_t)-1)
			mmio_clrbits_32(pupd_addr, 1U << (pupd_offset + 2));
		else
			mmio_setbits_32(pullsel_addr,
					1U << PULL_offset[pin].offset);
	} else if (sel == GPIO_PULL_DOWN) {
		mt_set_gpio_pull_enable_chip(pin, GPIO_PULL_ENABLE);
		if (PULL_offset[pin].offset == -1)
			mmio_setbits_32(pupd_addr, 1U << (pupd_offset + 2));
		else
			mmio_clrbits_32(pullsel_addr,
					1U << PULL_offset[pin].offset);
	}
}

/* get pull-up or pull-down, regardless of resistor value */
int mt_get_gpio_pull_select_chip(uint32_t pin)
{
	uint32_t reg;

	int pullen_addr = gpio_get_pull_iocfg(pin) + PULLEN_ADDR_OFFSET;
	int pullsel_addr = gpio_get_pull_iocfg(pin) + PULLSEL_ADDR_OFFSET;
	int pupd_addr = gpio_get_pupd_iocfg(pin);
	int pupd_offset = gpio_get_pupd_offset(pin);

	assert(pin < MAX_GPIO_PIN);

	assert(!((PULL_offset[pin].offset == (int8_t)-1) &&
		(pupd_offset == (int8_t)-1)));

	if (PULL_offset[pin].offset == (int8_t)-1) {
		reg = mmio_read_32(pupd_addr);
		if (reg & (3U << pupd_offset)) {
			reg = mmio_read_32(pupd_addr);
			/* Reg value: 0 for PU, 1 for PD -->
			 * reverse return value */
			return ((reg & (1U << (pupd_offset + 2))) ?
					GPIO_PULL_DOWN : GPIO_PULL_UP);
		} else {
			return GPIO_PULL_NONE;
		}
	} else if (pupd_offset == (int8_t)-1) {
		reg = mmio_read_32(pullen_addr);
		if ((reg & (1U << PULL_offset[pin].offset))) {
			reg = mmio_read_32(pullsel_addr);
			return ((reg & (1U << PULL_offset[pin].offset)) ?
					GPIO_PULL_UP : GPIO_PULL_DOWN);
		} else {
			return GPIO_PULL_NONE;
		}
	}

	return -ERINVAL;
}

void mt_set_gpio_dir(int gpio, int direction)
{
	mt_set_gpio_dir_chip((uint32_t)gpio, direction);
}

int mt_get_gpio_dir(int gpio)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	return mt_get_gpio_dir_chip(pin);
}

void mt_set_gpio_pull(int gpio, int pull)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	mt_set_gpio_pull_select_chip(pin, pull);
}

int mt_get_gpio_pull(int gpio)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	return mt_get_gpio_pull_select_chip(pin);
}

void mt_set_gpio_out(int gpio, int value)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	mt_set_gpio_out_chip(pin, value);
}

int mt_get_gpio_out(int gpio)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	return mt_get_gpio_out_chip(pin);
}

int mt_get_gpio_in(int gpio)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	return mt_get_gpio_in_chip(pin);
}

void mt_set_gpio_mode(int gpio, int mode)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	mt_set_gpio_mode_chip(pin, mode);
}

int mt_get_gpio_mode(int gpio)
{
	uint32_t pin;

	pin = (uint32_t)gpio;
	return mt_get_gpio_mode_chip(pin);
}

const gpio_ops_t mtgpio_ops = {
	 .get_direction = mt_get_gpio_dir,
	 .set_direction = mt_set_gpio_dir,
	 .get_value = mt_get_gpio_in,
	 .set_value = mt_set_gpio_out,
	 .set_pull = mt_set_gpio_pull,
	 .get_pull = mt_get_gpio_pull,
};